_______________
__________________
_____
_______________________
____________________
____________________
Каталог продуктов
Радиолокация
Отраслевые решения
_______________
__________________
_____
_______________________
____________________
____________________
Каталог продуктов
Радиолокация
Отраслевые решения
IP-ядро PC-CFRex-IP предназначено для снижения пик-фактора сигнала
PC-CFRex-IP
Основные характеристики
IP-ядро PC-CFRex-IP предназначено для снижения пик-фактора сигнала. Архитектура не привязана к конкретному производителю ПЛИС/СБИС, что повышает гибкость и независимость, разрабатываемых систем радиосвязи.
IP-ядро PC-CFRex-IP спроектировано таким образом, что позволяет снижать пик-фактор сигнала, при этом не допуская существенного расширения спектра сигнала. Это достигается за счёт методики расчёта коэффициентов импульсных характеристик (peak cancellations) и многокаскадной архитектуры, которая итеративно снижает пик-фактор сигнала.
IP-ядро PC-CFRex-IP спроектировано таким образом, что позволяет снижать пик-фактор сигнала, при этом не допуская существенного расширения спектра сигнала. Это достигается за счёт методики расчёта коэффициентов импульсных характеристик (peak cancellations) и многокаскадной архитектуры, которая итеративно снижает пик-фактор сигнала.
IP-ядро в виде зашифрованного файла и/или зашифрованного netlist формата EDIF
IP-ядро в виде зашифрованного файла и/или зашифрованного netlist формата EDIF
1
2
Описание работы и назначение портов IP-ядра
Описание работы и назначение портов IP-ядра
3
Верифицированный тест-бенч для симуляции работы IP-ядра
Верифицированный тест-бенч для симуляции работы IP-ядра
4
Исполняемая модель IP-ядра в среде моделирования Engee
4
Верифицированный тест-бенч для симуляции работы IP-ядра
3
Описание работы и назначение портов IP-ядра
2
Исполняемая модель IP-ядра в среде моделирования Engee
4
Верифицированный тест-бенч для симуляции работы IP-ядра
3
Описание работы и назначение портов IP-ядра
2
IP-ядро в виде зашифрованного файла и/или зашифрованного netlist формата EDIF
1
В состав поставки IP-ядра могут быть включены следующие компоненты
IP-ядро в виде зашифрованного файла и/или зашифрованного netlist формата EDIF
1
Интеграция
IP-ядро DPDex-IP ЦИТМ «Экспонента» всегда доступно для целевых платформ FPGA и СБИС. Для специальных применений возможно использование IP-ядра DPDex-IP в составе специализированных СнК.
Интеграция IP-ядра DPDex-IP в текущие или будущие проекты возможна в соответствии с любыми требованиями и пожеланиями заказчика. Специалисты ЦИТМ «Экспонента» помогут вам в решении этой задачи.
Интеграция IP-ядра DPDex-IP в текущие или будущие проекты возможна в соответствии с любыми требованиями и пожеланиями заказчика. Специалисты ЦИТМ «Экспонента» помогут вам в решении этой задачи.